基础组合逻辑电路之一位二进制比较器

实验原理

定义:

一位二进制数的比较器,即对输入的两个数进行比较,输出三种结果。当A>B时,Y1(A>B)为真。当A<B时,Y2(A<B)为真。当A=B时,Y3(A=B)为真。

逻辑表达式:

$Y1(A<B)=\overline{A}B$

$Y2(A=B)=A⊙B$

$Y3(A>B)=A\overline{B}$

真值表:

真值表

逻辑电路

理论逻辑电路
逻辑电路
Quartus软件生成RTL电路
逻辑电路

Verilog HDL建模描述

1
2
3
4
5
6
7
8
9
10
11
12
13
14
module comparer
(
input wire a,
input wire b,
output wire led1,
output wire led2,
output wire led3
);

assign led1=(!a)&b;
assign led2=!(a^b);
assign led3=a&(!b);

endmodule

管脚分配

a->PIN_J12->SW1
b->PIN_H11->SW2
led1->PIN_N15->LED1
led2->PIN_N14->LED2
led3->PIN_M14->LED3

实验现象

略,(注:小灯亮代表数字0)

工程文件下载