基础组合逻辑电路之四位奇偶校验器

实验原理

定义：

奇偶校验，即判断输入变量中1 的个数。当输入变量中1 的个数是奇数时，输出为1。当输入变量中1 的个数是偶数时，输出为0。

逻辑表达式：

$Y=\overline{ABC}D+\overline{AB}C\overline{D}+\overline{A}B\overline{CD}+\overline{A}BCD$
$+A\overline{BCD}+A\overline{B}CD+AB\overline{C}D+ABC\overline{D}$
$=A⊕B⊕C⊕D$

真值表：

逻辑电路

理论逻辑电路

Quartus软件生成RTL电路

Verilog HDL建模描述

1
2
3
4
5
6
7
8
9

module parity
(
input wire a,b,c,d,//定义四位输入
output wire led//对应奇偶校验结果对应的led
);

assign led=a^b^c^d;//根据逻辑表达式赋值

endmodule 

管脚分配

管脚分配图

实验现象

略（注：奇数个按钮上拨，led小灯熄灭）

工程文件下载

• 推荐下载链接：
  链接: https://pan.baidu.com/s/1oHsqhExNsjiG5k_Zc2lqcA
  提取码: 9kjj
• 备用下载链接：
  链接：https://www.aye.ink/files/030.zip